供應(yīng)鏈消息稱(chēng)臺(tái)積電的 2nm 工藝布局如期推進(jìn)，2025 年下半年在新竹市寶山鄉(xiāng)進(jìn)入量產(chǎn)。在 2nm 工藝量產(chǎn) 1 年之后，臺(tái)積電將推出采用背面供電網(wǎng)絡(luò)(BSPDN)技術(shù)的 N2P 工藝。

　　2nm 芯片是臺(tái)積電的一個(gè)重大節(jié)點(diǎn)，該工藝將會(huì)采用納米片晶體管(Nanosheet)，取代鰭式場(chǎng)效應(yīng)晶體管(FinFET)，這意味著臺(tái)積電工藝正式進(jìn)入 GAA 晶體管時(shí)代。其中，2nm 芯片相較于 3nm 芯片，在相同功耗下，速度快 10~15%。在相同速度下，功耗降低 25~30%。